

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of
The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-232053

(43)Date of publication of application : 12.10.1987

(51)Int.Cl.

G06F 12/06

G06F 1/04

(21)Application number : 61-077174

(71)Applicant : ALPS ELECTRIC CO LTD

(22)Date of filing : 02.04.1986


(72)Inventor : SAITO YOSHIHARU

(54) OPERATION SPEED CONTROLLING DEVICE FOR MICROCOMPUTER

(57)Abstract:

PURPOSE: To heighten processing speed of a system as a whole by making switching control of a switching circuit by signals of a microcomputer according to operation speed of an IC device selected by the microcomputer.

CONSTITUTION: A microcomputer 3 controls a switching circuit 14 according to operation speed of an IC device to be selected by signals of software. If an IC device of high operation speed is selected, the microcomputer selects a clock signal, and if an IC device of low operation speed is selected, selects a frequency dividing clock signal of low frequency. At the time of the microcomputer 3 makes internal processing at high speed, the switching circuit 14 is switched to the clock signal and controlled. In case of a microcomputer of CMOS type, etc., and a low power consumption mode is to be set, the switching circuit 14 is switched to one of frequency dividing signals to slow down processing speed and reduce power consumption.



⑫ 公開特許公報(A)

昭62-232053

⑪ Int. Cl.

G 06 F 12/06
1/04

識別記号

庁内整理番号

6711-5B
7157-5B

⑬ 公開 昭和62年(1987)10月12日

審査請求 未請求 発明の数 1 (全3頁)

⑭ 発明の名称 マイクロコンピュータの動作速度制御装置

⑮ 特 願 昭61-77174

⑯ 出 願 昭61(1986)4月2日

⑰ 発 明 者 齊 藤 喜 晴 東京都大田区雪谷大塚町1番7号 アルプス電気株式会社
内

⑰ 出 願 人 アルプス電気株式会社 東京都大田区雪谷大塚町1番7号

明 細 書

1. 発明の名称

マイクロコンピュータの動作速度制御装置

2. 特許請求の範囲

クロック信号を発生するクロック発生回路と、このクロック信号を分周して分周クロック信号を出力する分周回路と、マイクロコンピュータと、前記クロック信号と、前記分周クロック信号とを切り換えて前記マイクロコンピュータに出力する切換回路と、動作速度の異なる複数のIC装置と、を備え、前記マイクロコンピュータで選択された前記IC装置の動作速度に応じて前記マイクロコンピュータの信号によって前記切換回路の切換制御をするようにしたことを特徴とするマイクロコンピュータの動作速度制御装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、動作速度の異なる複数のIC装置を備えたマイクロコンピュータシステムにおいて、選択されたIC装置の動作速度に応じてマイク

ロコンピュータの動作速度を切り換え、システム全体の処理速度を適宜にするようにしたマイクロコンピュータの動作速度制御装置に関するものである。

(従来の技術)

第2図に従来のマイクロコンピュータシステムのブロック回路図を示す。第2図において、クロック発生回路1から出力されるクロック信号は、クロック信号線2を介してマイクロコンピュータ3に与えられる。このマイクロコンピュータ3はクロック信号に応じた動作速度でアドレスデータをアドレスバス4を介してアドレスデコーダ5に与える。そして、アドレスデコーダ5に複数のIC装置6、7、8がそれぞれチップセレクト信号線9、10、11を介して接続され、マイクロコンピュータ3から出力されるアドレスデータに応じて複数のIC装置6、7、8のいずれか1個を選択的に制御し、選択されたIC装置にデータを書き込みまたはIC装置からデータを読み出し、マイクロコンピュータ3によって適宜

に処理がなされる。

(発明が解決しようとする問題点)

ところで、IC装置6、7、8の動作速度は種々であり、動作速度の遅いIC装置に対してマイクロコンピュータ3の動作速度が遅や過ぎると、IC装置の適正なデータの書き込みおよび読み出しができない。そこで、動作速度の最も遅いIC装置に合わせてマイクロコンピュータ3の動作速度が定められ、1個の動作速度の遅いIC装置が含まれているためにシステム全体の処理速度が遅くなるという問題点があった。なお、システム全体の処理速度を速くするためには、複数のIC装置はいずれも高速の動作速度で一致していることが望ましいが、一般的に動作速度が遅いIC装置ほど高価であり、システム全体として高価なものになるという問題点を生ずる。

本発明の目的は、上記した従来のマイクロコンピュータシステムの問題点を解決すべくなされたもので、選択されたIC装置の動作速度若しくはマイクロコンピュータ自体の適宜な動作速度に応

じて、クロック信号若しくは分周クロック信号のいずれか1つをマイクロコンピュータに与えてマイクロコンピュータの動作速度を切り換えるようにしたので、動作速度の異なるIC装置が含まれていても、遅い動作速度のIC装置が選択されたときはマイクロコンピュータも遅い速度で動作し、速い動作速度のIC装置が選択されたときは、マイクロコンピュータも速い速度で動作し、システム全体として処理速度を速くすることができる。また、マイクロコンピュータのソフトウェアの信号により切換回路を切換制御するので、適宜な処理速度でマイクロコンピュータを動作させることができる。

(実施例の説明)

以下、本発明の実施例を第1図を参照して説明する。第1図は、本発明のマイクロコンピュータの動作速度制御装置の一実施例が組み込まれたマイクロコンピュータシステムのブロック回路図である。

第1図において、クロック発生回路1から出力

してマイクロコンピュータの動作速度を切り換えることで、システム全体として適宜な処理速度となるようにしたマイクロコンピュータの動作速度制御装置を提供することにある。

(問題点を解決するための手段)

かかる目的を達成するために、本発明のマイクロコンピュータの動作速度制御装置は、クロック信号を発生するクロック発生回路と、このクロック信号を分周して分周クロック信号を出力する分周回路と、マイクロコンピュータと、前記クロック信号と、前記分周クロック信号とを切り換えて前記マイクロコンピュータに出力する切換回路と、動作速度の異なる複数のIC装置と、を備え、前記マイクロコンピュータで選択されたIC装置の動作速度に応じてマイクロコンピュータの信号によって前記切換回路の切換制御をするように構成されている。

(作用)

選択されたIC装置の動作速度に応じてマイクロコンピュータの信号で切換回路を切換制御し

されるクロック信号は、クロック信号線2を介して分周比の異なる2個の固定分周回路12、13と切換回路14とに与えられる。そして、これらの固定分周回路12、13で、例えば、 $1/2$ 、 $1/4$ 等にクロック信号が分周された分周クロック信号が出力されて分周クロック信号線15、16を介して切換回路14に与えられる。この切換回路14は、マイクロコンピュータ3から切換回路制御線17を介してソフトウェアにより制御される切換信号が与えられ、クロック信号若しくは分周クロック信号のいずれか1つが切換回路出力信号線18を介してマイクロコンピュータ3に与えられる。そして、マイクロコンピュータ3は、切換回路14から与えられるクロック周波数に応じた動作速度でアドレスデータをアドレスバス4を介してアドレスデコーダ5に与え、第2図に示す従来装置と同様に、IC装置6、7、8のいずれか1個を選択する。

かかる構成において、マイクロコンピュータ3は、ソフトウェアの信号により選択すべきIC装置の動作速度に応じて切換回路14を制御し、速

い動作速度のIC装置の選択であればクロック信号を選択し、遅い動作速度のIC装置の選択であれば周波数の低い分周クロック信号を選択する。

また、マイクロコンピュータ3が高速で内部処理するときは、切換回路14をクロック信号に切換制御し、CMOS型等のマイクロコンピュータであって低消費電力モードを設定するときは、切換回路14を分周クロック信号のいずれかに切換制御して遅い処理速度として電力消費を少なくする。

なお、上記実施例では、クロック信号発生回路1から出力されるクロック信号を分周比の異なる2つの固定分周回路12、13で1/2、1/4に分周するようにしたが、これに限らず、固定分周回路の個数は1つ以上であれば良く、またその分周比も適宜に設定すれば良い。

(発明の効果)

以上説明したように、本発明のマイクロコンピュータの動作速度制御装置によれば、動作速度の異なるIC装置が含まれていても、遅い動作速度のIC装置が選択されたときはマイクロコンピ

ュータも遅い速度で動作し、遅い動作速度のIC装置が選択されたときは、マイクロコンピュータも遅い速度で動作するので、システム全体として処理速度を遅くすることができる。また、マイクロコンピュータのソフトウェアの信号により切換回路を切換制御するので、適宜な処理速度でマイクロコンピュータを動作させることができるという優れた効果を奏する。

4. 図面の簡単な説明

第1図は、本発明のマイクロコンピュータの動作速度制御装置の一実施例が組み込まれたマイクロコンピュータシステムのブロック回路図であり、第2図は、従来のマイクロコンピュータシステムのブロック回路図である。

- 1: クロック発生回路、2: クロック信号線、
- 3: マイクロコンピュータ、
- 6、7、8: IC装置、
- 12、13: 固定分周回路、14: 切換回路、
- 15、16: 分周クロック信号線、


17: 切換回路制御線、

18: 切換回路出力信号線、

特許出願人 アルプス電気株式会社
代表者 片岡 勝太郎



第1図



第2図

